reklama
reklama
reklama
reklama
reklama
reklama
reklama
殴ród艂o: JTAG Przemys艂 elektroniczny | 16 listopada 2010

Kiedy 'Boundary-Scan' ma sens?

Tadeusz G贸rnicki z WG Electronics przybli偶a tajniki technologii Boundary Scan.
Gdzie tkwi problem?
Czy wsp贸艂czesna elektronika upraszcza si臋, czy te偶 komplikuje? Przewrotnie mo偶na pokusi膰 si臋 o stwierdzenie, 偶e nie ma jednoznacznej odpowiedzi na tak postawion膮 kwesti臋. Z jednej strony stosujemy coraz bardziej skomplikowane, coraz szybsze uk艂ady scalone i na ich bazie tworzymy coraz bardziej zaawansowane technicznie aplikacje. Z drugiej strony por贸wnuj膮c p艂ytki elektroniczne dzisiejszych urz膮dze艅, zbudowane na ma艂ej powierzchni z kilku dos艂ownie kostek, z dawnymi konstrukcjami wielko艣ci szafy mamy wra偶enie prostoty.

Z jednej strony sk艂adamy urz膮dzenia z kilku gotowych zintegrowanych 鈥瀔lock贸w鈥. Z drugiej strony przestajemy panowa膰 nad tym jak te 鈥瀔locki鈥 w 艣rodku dzia艂aj膮. Produkuj膮c urz膮dzenia elektroniczne musimy te wsp贸艂czesne 鈥瀙roste鈥 konstrukcje testowa膰. I tu znowu, z jednej strony przy wysokim uzysku produkcyjnym uk艂ad贸w scalonych mamy gwarancje prawid艂owego dzia艂ania ca艂ych blok贸w funkcjonalnych i wydawa膰 by si臋 mog艂o niewiele do weryfikacji, a z drugiej mamy pi臋trz膮ce si臋 trudno艣ci przy realizacji jakichkolwiek test贸w. Wielowarstwowe obwody drukowane, obudowy BGA, g臋sto艣膰 upakowania 艣cie偶ek i wyprowadze艅 wykluczaj膮 tradycyjne 艣rodki takie jak klasyczne przyrz膮dy pomiarowe, testery ostrzowe itp.

Albo nie ma mo偶liwo艣ci dotarcia do punktu pomiarowego, albo cz艂owiek nie jest w stanie ogarn膮膰 takiej ilo艣ci sygna艂贸w. Co robi膰? Ogranicza膰 si臋 tylko do optycznej weryfikacji jako艣ci monta偶u? Czy tylko do sprawdzenia funkcjonalnego urz膮dzenia 鈥 dzia艂a nie dzia艂a? Taka praktyka jest ju偶 zbyt cz臋sto stosowana i co praktycznie oznacza przerzucenie testu na klienta ko艅cowego. U偶ytkownik coraz cz臋艣ciej po zakupie znajduje wady ukryte towaru i udaje si臋 do serwisu po wymian臋 podzespo艂贸w lub upgrade oprogramowania.

Nikogo to ju偶 nie oburza o ile nie grozi powa偶nym niebezpiecze艅stwem. Nawet w wydawa膰 by si臋 mog艂o newralgicznym przemy艣le samochodowym co chwila mamy do czynienia z wezwaniami do serwisu. S膮 jednak obszary elektroniki gdzie b艂膮d jest niedopuszczalny, gdzie cz臋sto producent musi wyda膰 certyfikat maj膮c pewno艣膰, 偶e urz膮dzenie zosta艂o w pe艂ni przetestowane. Maksymalne pokrycie testami staje si臋 wi臋c kluczowym zadaniem w produkcji urz膮dze艅 elektroniki lotniczej, wojskowej, medycznej, samochodowej, kolejowej itp.

W tych obszarach trzeba mie膰 maksymaln膮 pewno艣膰, 偶e urz膮dzenie b臋dzie dzia艂a艂o prawid艂owo r贸wnie偶 w rzadko wyst臋puj膮cych i cz臋sto nie testowanych sytuacjach awaryjnych. W artykule zaprezentowano technologi臋 鈥濨oundary-Scan鈥 (B-S) zwan膮 te偶 艣cie偶k膮 kraw臋dziow膮. Jest to metoda testowania pakiet贸w i urz膮dze艅 elektronicznych na wszystkich etapach procesu produkcji - w fazie projektowania i w fazie wytwarzania. Pozwala ona zautomatyzowa膰 procesy generowania test贸w, ich realizacji i diagnostyki uszkodze艅. Jest to, uniwersalna technologia, kt贸rej wdro偶enie w firmie wprowadza now膮 jako艣膰 testowania dla r贸偶nych produkowanych urz膮dze艅.

Mo偶na zada膰 sobie retoryczne pytanie, czy jeste艣my w stanie na produkcji w pe艂ni zweryfikowa膰 urz膮dzenie i czy istnieje jaka艣 jedna uniwersalna metoda testowania urz膮dze艅 elektronicznych? Niestety zawsze trzeba stosowa膰 r贸偶ne komplementarne dzia艂ania, a planowa膰 je ju偶 na etapie projektowania aby nie tworzy膰 trudno testowalnych urz膮dze艅. Prezentowany w artykule spos贸b te偶 nie jest lekarstwem na ca艂e z艂o. Na pewno nie zast膮pi dobrze zaprojektowanego dedykowanego dla danej aplikacji testu funkcjonalnego wykonywanego cz臋sto w oparciu o specjalnie zaprojektowane stanowisko i specjalnie wykonane przyrz膮dy.

Nie zast膮pi te偶 tester贸w optycznych AOI i rentgenowskich AXI. Testy funkcjonalne maj膮 jednak ograniczone mo偶liwo艣ci diagnostyki, a optyczne i rentgenowskie pozwalaj膮 tylko zweryfikowa膰 jako艣膰 lutowania. Metoda B-S stanowi znakomite uzupe艂nienie tych klasycznych metod, w szczeg贸lno艣ci przy braku dost臋pu do punkt贸w pomiarowych (obudowy BGA, druki wielowarstwowe). Jest bowiem uniwersaln膮 technologi膮 automatycznego generowania, przeprowadzania test贸w i diagnozowania uszkodze艅, kt贸ra po wdro偶eniu bez dodatkowych inwestycji mo偶e by膰 stosowana w kolejnych projektach. . Boundary-Scan to nowa jako艣膰 w firmie, to wy偶sza jako艣膰 produkt贸w.

IEEE1149.1

Tytu艂owa norma to klucz do stosowania testu B-S . Praktycznie mo偶emy bowiem rozwa偶a膰 t臋 technologi臋, gdy w projekcie mamy co najmniej 2-3 uk艂ady scalone kompatybilne z tym standardem. S膮 to najcz臋艣ciej mikrokontrolery (np. ARM) i programowalne struktury logiczne PLD i FPGA. Od razu trzeba te偶 rozwia膰 w膮tpliwo艣ci i stwierdzi膰, 偶e ju偶 pojedyncze uk艂ady IEEE1149.1 pozwalaj膮 testowa膰 szerszy zakres ni偶 one same, a mianowicie pozwalaj膮 testowa膰 ca艂e ich otoczenie. Mylna jest cz臋sto wyra偶ana opinia 鈥 鈥濨oundary-Scan jest nie dla nas bo mamy na pakiecie tylko pojedyncze kompatybilne uk艂ady鈥.

Rysunek 1: Struktura uk艂adu scalonego z mechanizmem Boundary-Scan


Kompatybilno艣膰 z norm膮 IEEE1149.1 oznacza, 偶e uk艂ad jest wyposa偶ony w mechanizm , kt贸ry z punktu widzenia pojedynczego uk艂adu pozwala buforowa膰 tzn. od艂膮cza膰/przy艂膮cza膰 poszczeg贸lne wyprowadzenia od/do struktury uk艂adu i konfigurowa膰 je w rejestr szeregowy z wej艣ciem TDI i wyj艣ciem TDO. Te kom贸rki buforowe s膮 sterowane wewn臋trznie przez tzw. TAP (Test Access Port) za po艣rednictwem linii TMS, TCK i rejestru IR (Instruction Register). Ka偶dy taki uk艂ad na pakiecie jest identyfikowany poprzez ID i mo偶e by膰 w艂膮czony w 艂a艅cuch testowy na pakiecie. Przy czym w trakcie test贸w poszczeg贸lne uk艂ady mog膮 by膰 pomijane w 艂a艅cuchu poprzez rejestr BYPASS.

Idea Boundary-Scan


Rysunek 2: 艁a艅cuchy testowe Boundary-Scan na pakiecie


Maj膮c zrealizowane na pakiecie 艂a艅cuchy testowe utworzone z po艂膮czonych szeregowo kom贸rek buforowych poszczeg贸lnych wyprowadze艅, m贸wi膮c z pewnym uproszczeniem, mo偶na metod膮 rejestru przesuwnego dowolnie je wysterowa膰 i odczyta膰 ich stan.
Co wi臋c mo偶na zrobi膰 z Boundary-Scan?
鈥 Mo偶na przetestowa膰 sam膮 infrastruktur臋 B-S (linie JTAG) na pakiecie.
鈥 Mo偶na przeprowadzi膰 test po艂膮cze艅 mi臋dzy poszczeg贸lnymi wyprowadzeniami uk艂ad贸w
鈥 Mo偶na testowa膰 funkcjonalnie uk艂ady cyfrowe na pakiecie odpowiednio je steruj膮c i odczytuj膮c stan wyj艣膰 m.in. pami臋ci.
鈥 Mo偶na testowa膰 pewne bloki funkcjonalne cyfrowe i mixed-signal nie wyposa偶one w mechanizmy B-S, a tylko 鈥瀘toczone鈥 przez uk艂ady z B-S.
鈥 Mo偶na, u偶ywaj膮c zewn臋trznych adapter贸w we/wy, weryfikowa膰 sygna艂y na z艂膮czach pakietu.
鈥 Mo偶na, maj膮c dost臋p do magistral poprzez linie procesora wyposa偶one w B-S, programowa膰 w uk艂adzie pami臋ci Flash.
鈥 Mo偶na programowa膰 w systemie uk艂ady PLD, FPGA, uP.
鈥 Mo偶na integrowa膰 B-S z testami funkcjonalnymi urz膮dze艅.

Rysunek 3: Mo偶liwo艣ci testowania w technologii Boundary-Scan


Czy to ma艂o? To wi臋cej ni偶 mogli艣my dotychczas weryfikowa膰 klasycznymi metodami. Ju偶 w najprostszym te艣cie po艂膮cze艅 z Boundary-Scan weryfikujemy po艂膮czenia pomi臋dzy wewn臋trznymi kom贸rkami buforowymi, a wi臋c wewn臋trzne po艂膮czenia wyprowadze艅 i struktury uk艂adu, jako艣膰 lutowania, przej艣cia mi臋dzy warstwami obwod贸w drukowanych, 艣cie偶ki po艂膮cze艅 na druku. Kt贸ra metoda daje wi臋cej?

Rysunek 4: Testowanie po艂膮cze艅 w technologii Boundary-Scan


Automatyzacja testowania

Now膮 jako艣ci膮 wnoszon膮 przez technologi臋 Boundary-Scan s膮 automatyzacja proces贸w przygotowania test贸w, ich realizacji, diagnostyki uszkodze艅 i ich wizualizacja na tle projektu PCB, SCH lub innej formie graficznej. W tym zakresie jest wyra藕na jej przewaga nad innymi technikami testowania. Oprogramowanie u偶ytkowe oferowane na rynku np. przez JTAG Technologies, pozwala na automatyczne generowanie test贸w na podstawie listy po艂膮cze艅 z program贸w do projektowania schemat贸w i PCB.

Ponadto producenci uk艂ad贸w scalonych z mechanizmem B-S dostarczaj膮 opis funkcjonalny ich dzia艂ania w tzw. j臋zyku BSDL. Opis ten r贸wnie偶 jest baz膮 dla generowania test贸w. Kolejnym elementem s膮 modele dostarczane przez dostawc臋 technologii lub tworzone we w艂asnym zakresie. W technologii generowane automatycznie lub p贸艂automatycznie testy pozwalaj膮 skontrolowa膰 po艂膮czenia i dzia艂anie funkcjonalne poszczeg贸lnych blok贸w urz膮dzenia. Kolejn膮 zalet膮 prezentowanej technologii jest mo偶liwo艣膰 programowania w uk艂adzie mikrokontroler贸w, pami臋ci Flash, PLD, FPGA i uP.

Ten ostatni aspekt to nic innego ni偶 powszechnie stosowane programowanie w uk艂adzie docelowym via JTAG. JTAG b臋d膮c pierwotnie tylko standardem protoko艂u i z艂膮cza TAP w technologii Boundary-Scan sta艂 si臋 jej synonimem. Poj臋cie JTAG jest te偶 cz臋sto u偶ywane w aspekcie debugowania mikrokontroler贸w. Jedno jest jednak pewne, je艣li w aplikacjach jest u偶ywany JTAG w jakimkolwiek rozumieniu, to technologia Boundary-Scan jest na wyci膮gni臋cie r臋ki. Warto mo偶e rozwa偶y膰 krok do przodu, krok w przysz艂o艣膰 i wdro偶y膰 Boundary-Scan.

Jak wygl膮da diagnostyka uszkodze艅? Przy informacji zaimportowanej z innych program贸w do projektowania schemat贸w i PCB, opisu BSDL oprogramowanie u偶ytkowe wykryty b艂膮d automatycznie umiejscawia z dok艂adno艣ci膮 do wadliwego po艂膮czenia mi臋dzy punktami, wadliwego uk艂adu scalonego. Podawane jest wi臋c konkretne miejsce uszkodzenia 偶adna inna technika testowania nie robi tego z wi臋ksz膮 dok艂adno艣ci膮. Tak szczeg贸艂owa diagnostyka po艂膮czona z raportowaniem b艂臋d贸w pozwala na produkcji na obs艂ug臋 technologii Boundary-Scan przez personel 艣redniego szczebla technicznego.

Wdro偶enie Boundary-Scan

Oczywi艣cie do wdro偶enia potrzebny jest komputer z oprogramowaniem Boundary-Scan. Konieczny jest te偶 kontroler jako uk艂ad po艣rednicz膮cy mi臋dzy komputerem, a uk艂adem aplikacyjnym. Taki kontroler, dla przyspieszenia operacji testowania, zazwyczaj obs艂uguje r贸wnolegle kilka 艂a艅cuch贸w Boundary-Scan. Mo偶na wi臋c jednocze艣nie testowa膰 kilka pakiet贸w lub kilka niezale偶nych blok贸w na jednym pakiecie. W zale偶no艣ci od potrzeb mo偶na dodatkowo stosowa膰 kontroler we/wy tzn. uk艂ad sprz臋gaj膮cy sygna艂y na z艂膮czach pakietu z komputerem.

Dost臋pne s膮 przy tym r贸偶ne typy kontroler贸w o r贸偶nej szybko艣ci i ilo艣ci kana艂贸w oraz r贸偶ne pakiety oprogramowania dedykowane dla projektowania lub produkcji i dla obs艂ugi odpowiedniego zestawu planowanych operacji. Spektrum cenowe jest bardzo zr贸偶nicowane w zale偶no艣ci od potrzeb i typ贸w urz膮dze艅. Start dzi臋ki specjalnym ofertom nie musi wcale by膰 tak bolesny dla kieszeni jak si臋 obawiamy.

Ponadto Boundary-Scan to nie test szyty na miar臋 jednej aplikacji, to technologia testowania na etapie projektowania i produkcji wdra偶ana do firmy na wszystkie obecne i przysz艂e projekty. W tym kontek艣cie to technologia relatywnie tania gdy偶 inwestycja rozk艂ada si臋 na lata. Boundary-Scan ma te偶 sens dla relatywnie ma艂ych producent贸w, gdy偶 wolumen produkcji nie decyduje o jej u偶yteczno艣ci. A w ko艅cu, to co innego ma sens dla uk艂ad贸w z du偶膮 g臋sto艣ci膮 wyprowadze艅 np. BGA do kt贸rych nie mo偶emy si臋 niczym dobra膰?

Rysunek 5: Boundary-Scan w procesie produkcyjnym


Kogo powinno zainteresowa膰 Boundary-Scan?
Technologia Boundary-Scan jest interesuj膮ca dla projektant贸w zaawansowanych urz膮dze艅 elektronicznych budowanych na bazie nowoczesnych mikrokontroler贸w (np. ARM), procesor贸w DSP, programowanych struktur logicznych PLD i FPGA, uk艂ad贸w o du偶ej g臋sto艣ci wyprowadze艅 (m.in. w obudowach BGA), druk贸w wielowarstwowych i to zar贸wno na etapie projektowania, uruchamiania jak i produkcji finalnej.

Pozwala ona ze wspomaganiem komputerowym automatycznie projektowa膰 i przeprowadza膰 testy pakiet贸w zawieraj膮cych nawet tylko kilka uk艂ad贸w scalonych kompatybilnych z IEEE1149.1. Technologia Boundary-Scan je艣li nie jest jedynym sposobem na przetestowanie uk艂adu, to co najmniej znacz膮co zwi臋ksza pokrycie testami. Daje gwarancje na wysok膮 jako艣膰 i niezawodno艣膰 produkowanych urz膮dze艅.

Technologia Boundary-Scan jest interesuj膮ca dla producent贸w kontraktowych. Jej wdro偶enie pozwala na przyjmowanie zlece艅 na produkcj臋 urz膮dze艅, kt贸re wymagaj膮 testowania Boundary-Scan. Poszerza ofert臋 wykonywanych us艂ug.

Autorem artyku艂u jest Tadeusz G贸rnicki z WG Electronics Sp. z o.o., autoryzowanego dystrybutora JTAG Technologies. Redakcja evertiq.pl dzi臋kuje autorowi za opracowanie tekstu.
reklama
reklama
reklama
reklama
Za艂aduj wi臋cej news贸w
December 13 2018 09:52 V11.10.13-1