AMD i TSMC pracują nad procesorem HPC 2nm
Firmy AMD i TSMC ogłosiły zakończenie kluczowego etapu wspólnego projektu, którego efektem jest procesor EPYC nowej generacji o nazwie „Venice”. To pierwszy w branży układ klasy HPC (High Performance Computing), który został uruchomiony w zaawansowanym procesie technologicznym 2 nm (N2) opracowanym przez TSMC.
Współpraca między firmami koncentruje się na wspólnej optymalizacji nowych architektur projektowych pod kątem najbardziej zaawansowanych technologii produkcyjnych. Uruchomienie „Venice” to istotny krok w realizacji planu rozwoju AMD w segmencie procesorów dla centrów danych. Premiera rynkowa układu planowana jest na przyszły rok.
Równolegle AMD poinformowało o zakończeniu walidacji swoich procesorów 5. generacji EPYC w nowej fabryce TSMC w Arizonie. Działanie to wpisuje się w strategię wzmacniania łańcucha dostaw i rozwoju produkcji półprzewodników w USA.
„TSMC jest naszym kluczowym partnerem od lat, a nasza ścisła współpraca z ich zespołem badawczo-rozwojowym i produkcyjnym umożliwiła AMD konsekwentne dostarczanie kluczowych produktów, które przesuwają granice wysokowydajnych obliczeń. Bycie partnerem w zakresie HPC dla procesu N2 TSMC i TSMC Arizona Fab 21 to świetne przykłady tego, jak ściśle współpracujemy, aby napędzać innowacje i dostarczać zaawansowane technologie, które będą napędzać przyszłość obliczeń” ” - powiedziała dr Lisa Su, prezes i dyrektor generalny AMD.
„Jesteśmy dumni, że AMD jest głównym klientem HPC dla naszej zaawansowanej technologii procesowej 2 nm (N2) i fabryki TSMC Arizona. Pracując razem, napędzamy znaczące skalowanie technologii, co skutkuje lepszą wydajnością, efektywnością energetyczną i wydajnością wysokowydajnego krzemu” - powiedział prezes i dyrektor generalny TSMC, dr C.C. Wei.
