Nowe Stratix – heterogeniczne układy 3D SiP

Projektujesz elektronikę? Zarezerwuj 4 października 2018 roku na największą w Polsce konferencję dedykowaną projektantom, Evertiq Expo Kraków 2018. Przeszło 60 producentów i dystrybutorów komponentów do Twojej dyspozycji, ciekawe wykłady i świetna, twórcza atmosfera. Jesteś zaproszony, wstęp wolny: kliknij po szczegóły. © Evertiq

Dzięki zaawansowanym technologiom integracji 3D połączonego z nowoczesnym pakowaniem, możliwe stało się budowanie złożonych systemów zamkniętych w formie pojedynczego układu typu „System-in-Package” (SiP). Tym samym firma Intel zaprezentowała nową generację swoich układów z linii Stratix 10, zbudowanych w oparciu o architekturę Hyperflex oraz wspomnianą nową technologię pakowania. Ma to być kolejny, mały, ale strategiczny krok w rozwoju przyszłościowego standardu tworzenia nowoczesnych układów, wykorzystujących ideę klocków, z których budowane będą chipsety. Nowości jednak ma być więcej. Jedną z nich, będącą też jedną z istotniejszych, ma być technologia magistrali AIB, czyli „Advanced Interface Bus”. To nowoczesny standard na poziomie PHY (warstwy fizycznej), umożliwiający podejście do tworzenia układów w sposób modułowy, w oparciu o bloki IP („intellectual property”). AIB wykorzystuje mechanizm transferu równoległego, podobny do tego jaki stosuje się w pamięciach DDR DRAM. Stanowi więc istotny element technologiczny we wspomnianej wyżej technologii, w tym także EMIB (Intelowski mostek - „Embedded Multi-Die Interconnect Bridge”), jak również CoWoS od TSMC. Firma Intel oferuje obecnie swobodny dostęp do technologii AIB na licencji „royalty-free”. Dzięki temu technologia ta ma się sprawniej rozpowszechnić, stanowiąc istotny krok w rozwoju kolejnych. Nowoczesna technologia pakowania EMIB to ważny krok w tworzeniu heterogenicznych układów, integrujących w swojej strukturze elementy analogowe, pamięciowe, CPU, ASIC, w towarzystwie FPGA, w formie monolitycznych i wydajnie działających chipsetów. Intelowska technologia FPGA SiP stworzona została z myślą o tym, by móc dostarczać produkty o różnorodnej funkcjonalności w formie komponentów o dużej efektywności, dzięki ich odpowiedniemu zgraniu już na poziomie systemowym. Wszystko po to, by zapewnić:

• Wysoką wydajność i przepustowość – integracja SiP w oparciu o AIB i EMIB zapewniać ma najwyższą ilość połączeń pomiędzy chipsetami. To ma owocować bardzo wysoką przepustowością pomiędzy komponentami SiP. Zapewniać ma to także większą integralność sygnałową.
• Niskie zużycie energii – Krótkie odległości połączeniowe mają sprzyjać mniejszemu zużyciu energii (na bit).
• Miniaturyzację – możliwości heterogeniczne mają sprzyjać większej integracji komponentów w formie pojedynczego układu. To z kolei prowadzi do większej miniaturyzacji, a także oszczędności miejsca na PCB, jak również ilości zastosowanych warstw. To w efekcie skutkuje niższym BOM.
• Większą elastyczność, skalowalność i jednocześnie prostota wykorzystania – SiP redukować ma złożoność routingu na poziomie PCB, ponieważ spora część komponentów zamknięta zostanie w jednym chipsecie.
• Szybkość rynkową – podejście takie sprzyja szybszemu dostarczeniu produktu na rynek. Można bowiem wykorzystywać sprawdzone już technologie w wielu różnych projektach, dzięki podejściu modułowemu. Oszczędzi to czas oraz zasoby, umożliwiając sprawniejsze wdrażanie nowości na rynek.