reklama
reklama
reklama
reklama
reklama
reklama
reklama
© Aspinity Technologie | 05 grudnia 2017

Rewolucja analogowa od Aspinity

W dzisiejszym 艣wiecie opanowanym przez smartfony, technologie ubierane, Przemys艂 4.0 i internet przedmiot贸w (IoT) stale wzrasta zapotrzebowanie na wydajne, energooszcz臋dne i tanie czujniki.
Niezale偶nie od tego, czy u偶yte sensory umo偶liwiaj膮 sterowanie g艂osowe, 艣ledzenie stanu zdrowia czy tworzenie interfejs贸w u偶ytkownika nast臋pnej generacji, konieczne jest przetwarzanie du偶ej ilo艣ci danych. Obecne urz膮dzenia musz膮 sprawnie zarz膮dza膰 t膮 ogromn膮 ilo艣ci膮 informacji a przy tym by膰 energooszcz臋dne i tanie. Z pomoc膮 przychodzi nowa technologia przetwarzania analogowego opracowana przez firm臋 Aspinity.

Rewolucyjne rozwi膮zanie Aspinity umo偶liwia konwersj臋 danych w czujniku w najbardziej naturalnej postaci, czyli analogowej. Wyodr臋bniaj膮c istotne cechy aplikacji przed digitalizacj膮 danych z czujnik贸w, Aspinity przenosi analiz臋 danych na prz贸d 艂a艅cucha przetwarzania sygna艂贸w. Przyk艂ady obejmuj膮: aktywacj臋 cyfrowego rozpoznawania mowy przy pomocy analogowego detektora g艂osu wysokiej jako艣ci, analiz臋 analogow膮 stanu wibracji w urz膮dzeniach do monitorowania maszyn przemys艂owych czy monitorowanie rytmu serca za pomoc膮 analizy sygna艂贸w EKG i PPG (sygna艂 fotopletyzmograficzny). We wszystkich tych przyk艂adach wydajna przed-cyfrowa analiza danych pozwala na znaczn膮 redukcj臋 zu偶ycia energii urz膮dzenia oraz zmniejsza koszty og贸lne. Analiza danych analogowych jest mo偶liwa dzi臋ki osi膮gni臋tym innowacjom Aspinity w programowaniu analogowym i opracowywaniu algorytm贸w analogowych. Mog膮 by膰 szybko zaimplementowane w uk艂adach przyczyniaj膮c si臋 do szybkiego powstania szeregu nowych produkt贸w lub aktualizuj膮c ju偶 powsta艂e. Portfolio firmy Aspinity zawiera wydajne algorytmy analogowe, kt贸re pasuj膮 do najnowocze艣niejszych obecnie algorytm贸w cyfrowych.

Architektura RAMP

Podobnie jak w pe艂ni cyfrowo programowalne uk艂ady FPGA, kt贸re umo偶liwi艂y szybkie prototypowanie system贸w cyfrowych, analogowe uk艂ady programowalne FPAA (Field-Programmable Analog Array) staraj膮 si臋 zapewni膰 tak膮 sam膮 elastyczno艣膰 i mo偶liwo艣膰 rekonfiguracji w projektach analogowych. Rezultatem jest pojedynczy uk艂ad scalony, kt贸ry mo偶e implementowa膰 r贸偶norodne systemy przetwarzania sygna艂u analogowego, okre艣lone przez projektanta. Sercem rozwi膮zania Aspinity jest skalowalny, z programowalnym przetwornikiem sygna艂u ASP (Analog Signal Processing) procesor RAMP (Reconfigurable Analog/Mixed-Signal Processor), kt贸ry mo偶e obs艂ugiwa膰 zaawansowane algorytmy analizy danych dla wielu aplikacji. Architektura RAMP umo偶liwia odwzorowanie cyfrowego przetwarzania sygna艂u w formacie analogowym, dzi臋ki czemu mo偶liwe jest dok艂adniejsze przetwarzanie danych przy znacznie mniejszym poborze mocy.


Rysunek 1. Architektura RAMP oraz lista element贸w cyfrowych


Innowacja Aspinity polega na wykorzystaniu charakterystyk pracy wielkosygna艂owej ma艂ej liczby tranzystor贸w, tak aby stworzy膰 architektur臋 modu艂owych, r贸wnoleg艂ych i dzia艂aj膮cych w spos贸b ci膮g艂y blok贸w analogowych, kt贸re mo偶na skonfigurowa膰 w celu po艂膮czenia z czujnikami, przetwarzania sygna艂贸w i podejmowania decyzji. Ka偶dy z tych blok贸w - CAB (Configurable Analog Block) i CLB (Configurable Logic Block), umieszczony jest w znacznie mniejszej przestrzeni ni偶 tradycyjny blok analogowy, dzi臋ki czemu redukuje problemy zwi膮zane z digitalizacj膮 danych z czujnik贸w analogowych, wykorzystywanych do przetwarzania cyfrowego. Nowa architektura pozwala obni偶y膰 moc ca艂ego systemu o rz膮d wielko艣ci, umo偶liwiaj膮c sta艂e przetwarzanie danych analogowych, z du偶o wi臋ksz膮 dok艂adno艣ci膮 i ni偶szym kosztem, ni偶 obecnie stosowane rozwi膮zania cyfrowego przetwarzania.

Uk艂ad RAMP

Aspinity doprowadzi艂o do wdro偶enia swojego rozwi膮zania w krzemie, wprowadzaj膮c na rynek programowalny uk艂ad scalony RAMP o niewielkich wymiarach 5x5mm. Uk艂ad ten zawiera z艂o偶one obwody o topologii analogowo-centrycznej, kt贸re mog膮 by膰 skonfigurowane (zaprogramowane) automatycznie dla okre艣lonej aplikacji. Obecne metody projektowania analogowych/mieszanych sygna艂贸w wymagaj膮 z艂o偶onego podej艣cia i du偶ego wysi艂ku przy ich wdra偶aniu. Uk艂ad RAMP to krzemowe urz膮dzenie gotowe do wdro偶enia, kt贸re mo偶na szybko zaprogramowa膰 (i przeprogramowa膰), tak aby ostatecznie obni偶y膰 koszt i czas realizacji projektu analogowego i mieszanego. RAMP mo偶e by膰 u偶yty jako inteligentne urz膮dzenie do "budzenia" lub zast膮pi膰 kompletny system do cyfrowego przetwarzania danych.

Rysunek 2. Rdze艅 uk艂adu RAMP
Poniewa偶 RAMP jest analogow膮 implementacj膮, nie wymaga zegara ani pami臋ci, jak w przypadku wdro偶e艅 cyfrowych. Zu偶ywa jedynie oko艂o 10 碌A podczas pracy ci膮g艂ej. Uk艂ad wykonany jest w standardowej technologii wytwarzania CMOS 0.35碌m bez wariant贸w procesowych lub dostosowa艅 technologii, tak jak ma to miejsce w przypadku innych technologii analogowych.

Programowanie uk艂adu RAMP

Chocia偶 architektury procesor贸w cyfrowych znacznie r贸偶ni膮 si臋 od architektury procesora analogowego Aspinity, to jednak proces programowania jest podobny. Programowanie RAMP obejmuje 3 podstawowe elementy: konfiguracj臋, programowanie i kalibracj臋 - w oddzielnym algorytmie, kt贸ry mo偶na za艂adowa膰 za pomoc膮 prostego interfejsu szeregowego. Po pierwsze, bloki funkcjonalne/obwody przetwarzania potrzebne dla aplikacji s膮 "konfigurowane" za pomoc膮 struktury prze艂膮czaj膮cej. Nast臋pnie, w zale偶no艣ci od wybranych blok贸w funkcjonalnych i wymaga艅 aplikacji, ka偶dy blok jest "zaprogramowany" za pomoc膮 zestawu parametr贸w, kt贸re umo偶liwiaj膮 okre艣lonym blokom dok艂adne wykonywanie ich zada艅 w 艂a艅cuchu przetwarzania sygna艂贸w. Wreszcie, ze wzgl臋du na z艂o偶on膮 natur臋 obwod贸w analogowych i r贸偶nice w procesach technologicznych, stosuje si臋 "kalibracj臋" w celu rozwi膮zania problem贸w zwi膮zanych z niesp贸jno艣ci膮 w konkretnych blokach. Wynikowy algorytm mo偶e by膰 modyfikowany i 艂adowany do RAMP wiele razy, nawet w ju偶 wdro偶onym 艣rodowisku.


Rysunek 3. Por贸wnanie architektury cyfrowej i analogowej


艢rodowisko programistyczne i ewaluacyjne

Firma Aspinity dostarcza p艂yt臋 ewaluacyjn膮 oraz 艣rodowisko programistyczne do oprogramowania uk艂adu RAMP. Zastosowana metodologia umo偶liwia programistom wykonanie trzech zada艅 programistycznych om贸wionych wcze艣niej, w tym wyboru i z艂o偶enia konfigurowalnych blok贸w funkcjonalnych. Dzi臋ki temu mo偶liwe jest szybkie prototypowanie w aplikacjach, kt贸re posiadaj膮 ju偶 warstw臋 sprz臋tow膮 a tw贸rcom aplikacji poznanie poziomu implementacji w systemie przy u偶yciu ko艅cowych algorytm贸w. P艂yta posiada wiele typ贸w wej艣膰 dla r贸偶nych czujnik贸w, mikrokontroler i inne interfejsy.

Rysunek 4. P艂yta ewaluacyjna RAMP1

Wraz z ogromnym wzrostem ilo艣ci czujnik贸w i urz膮dze艅 brzegowych wzrasta obci膮偶enie sieci i zapotrzebowanie na energi臋. Spowodowane jest to transferem danych do urz膮dze艅, kt贸re przetwarzaj膮 i analizuj膮 otrzymane informacje. Aspinity poprzez uk艂ad RAMP rozwi膮zuje te problemy, wykonuj膮c wiele tradycyjnych zada艅 przetwarzania cyfrowego w domenie analogowej. W rezultacie analiza danych i ich redukcja mo偶e by膰 zrealizowana na 鈥瀊rzegu” czujnika w naturalnej - analogowej domenie danych czujnika. W konsekwencji, zmniejsza si臋 zu偶ycie energii poprzez ograniczenie cyfryzacji danych z czujnik贸w tylko do danych istotnych dla aplikacji. Innowacje Aspinity w przetwarzaniu sygna艂u analogowego pozwol膮 na powstanie nowych architektur i system贸w oraz zainicjuj膮 znacz膮c膮 zmian臋 przetwarzania danych w wieku urz膮dze艅 IoT.

fot. 漏 Aspinity
reklama
reklama
Za艂aduj wi臋cej news贸w
January 17 2019 14:20 V11.11.0-1