reklama
reklama
reklama
reklama
reklama
reklama
reklama
© john valenti dreamstime.com Technologie | 05 maja 2016

Mie Fujitsu Semiconductor i CSEM rozwijaj膮 niskonapi臋ciow膮 technologi臋 DDC

Mie Fujitsu Semiconductor Ltd (MIFS), japo艅ski producent uk艂ad贸w scalonych, podj膮艂 wsp贸艂prac臋 ze szwedzk膮 organizacj膮 CSEM, w celu rozwijania technologii DDC (Deeply Depleted Channel) oraz opracowywania dzia艂ania mikrouk艂ad贸w CMOS w punkcie zwanym progiem napi臋cia. Prace ukierunkowane s膮 na rynek urz膮dze艅 noszonych oraz IoT.
Bardzo wysoka wydajno艣膰 energetyczna jest zasadnicz膮 cech膮 dla urz膮dze艅 noszonych oraz wykorzystywanych w IoT. W zwi膮zku z wykluczaj膮cymi si臋 dzi艣 wymaganiami, kt贸re stawia rynek, takimi jak post臋puj膮ca miniaturyzacja z jednej strony, a d艂u偶sze 偶ycie baterii z drugiej, oczywiste staje si臋, 偶e standardowe technologie CMOS osi膮gn臋艂y ju偶 limit swoich mo偶liwo艣ci i pojawia si臋 nagl膮ca potrzeba nowych rozwi膮za艅. Poniewa偶 moc zu偶ywana przez uk艂ady cyfrowe jest proporcjonalna do kwadratu warto艣ci napi臋cia jakim s膮 zasilane, operacje wykonywane przy pomocy niskich napi臋膰 s膮 najwi臋ksz膮 nadziej膮 na znacz膮ce ulepszenia w tej dziedzinie, przy zachowaniu jednorazowych koszt贸w projektowania i bada艅 (NRE) na akceptowalnym poziomie.

Kooperacja obejmowa膰 b臋dzie wsp贸lne prace w obszarach takich jak wykorzystanie ultra niskich napi臋膰, biblioteki kom贸rek standardowych ultra niskich mocy, zarz膮dzanie energi膮 kom贸rek oraz ca艂ych pami臋ci, a tak偶e opracowanie demonstracyjnego uk艂adu, w kt贸rym zastosowane zostan膮 wyniki prac. Wsp贸lnie ustalone b臋d膮 tak偶e zasady udzielania licencji oraz inne kwestie zwi膮zane z dost臋pem do d贸br intelektualnych.

Technologia Deeply Depleted Channel (DDC), opracowana pierwotnie przez ameryka艅sk膮 firm臋 SuVolta i przej臋ta rok temu przez Mie Fujitsu Semiconductor, umo偶liwia produkcj臋 tranzystor贸w o ekstremalnie niskich pr膮dach up艂ywu, operuj膮cych na napi臋ciach zasilaj膮cych (Vdd) poni偶ej 0.5 V, dla zachowania maksymalnej wydajno艣ci energetycznej. Technologia DDC pozwala na uzyskanie mniejszego niedopasowania i rozrzutu napi臋膰 progowych tranzystor贸w ni偶 w przypadku produkcji konwencjonalnych uk艂ad贸w CMOS, jednocze艣nie umo偶liwiaj膮c wykorzystanie ni偶szych napi臋膰 zasilaj膮cych Vdd i zachowuj膮c przy tym minimaln膮 degradacj臋 wydajno艣ci tranzystora. Zastosowanie DDC w uk艂adach 40/55nm CMOS z wbudowan膮 pami臋ci膮 nieulotn膮 i wraz z u偶yciem sygna艂贸w mieszanych/RF, to przepis na wysoko zintegrowane, op艂acalne, analogowe lub radiowe uk艂ady SoC, kt贸re mog膮 sta膰 si臋 cz臋艣ci膮 urz膮dze艅 noszonych lub w臋z艂贸w IoT.

MIFS po艂膮czy艂 si艂y z CSEM, aby korzystaj膮c z bogatego do艣wiadczenia instytutu w projektowaniu uk艂ad贸w niskonapi臋ciowych oraz niskomocowych, rozwija膰 platform臋 IP obejmuj膮c膮 wykorzystanie ultra niskich mocy, ukierunkowan膮 na zasilanie napi臋ciami z obszaru podprogowego w technologii MIFS DDC. Powy偶szy cel jest cz臋艣ci膮 realizacji rozleglejszego programu, zak艂adaj膮cego rozw贸j platformy najlepszych w swojej klasie urz膮dze艅 o ekstremalnie niskim poborze mocy (ELP Platform - Extreme-Low Power Platform) wraz z ca艂ym ich ekosystemem, aby projektowa膰 uk艂ady elektroniczne do zastosowa艅, w kt贸rych zarz膮dzanie energi膮 odgrywa rol臋 kluczow膮.

Rozw贸j nowych technologii zak艂ada blisk膮 wsp贸艂prac臋 pomi臋dzy in偶ynierami procesu, specjalistami od bibliotek oraz ekspertami w projektowaniu ULP, zar贸wno w Japonii jak i w Europie, w celu osi膮gni臋cia i wykorzystania pe艂nego potencja艂u nowej platformy rozwi膮za艅, kt贸re prawdopodobnie stan膮 si臋 dost臋pne na rynku w czwartym kwartale roku 2016.
reklama
reklama
Za艂aduj wi臋cej news贸w
December 11 2018 23:40 V11.10.6-1