© Renesas
Komponenty |
RXv2 to większa moc obliczeniowa: od 3,2 do 4,0 Coremark® MHz lub 2,0 DMIPS/MHz z maksymalną częstotliwością 300 MHz. Rdzeń jest wykonany w procesie technologicznym 40 MHz i posiada również zwiększoną funkcjonalność cyfrowego przetwarzania sygnałów(DSP) oraz arytmetyki zmiennoprzecinkowej (FPU). Nowa architektura rdzenia RX znajdzie zastosowanie w aplikacjach wymagających połączenia wyższej wydajności DSP i FPU zintegrowanych w jednym mikrokontrolerze, takich jak: automatyka przemysłowa, sterowanie silnikami, analiza sygnałów, filtrowanie dźwięku, przetwarzanie obrazu i komunikacja.
RXv2 rdzeń jest wstecznie kompatybilny z rdzeniem RXv1 zastosowanym w istniejącej rodzinie mikrokontrolerów RX opartych na 32-bitowej architekturze CISC (z rozbudowanym zestawem instrukcji). RXv2 zawiera wszystkie instrukcje dostępnedla rdzenia RXv1, dlatego aplikacje opracowane dla RXv1 będą binarnie zgodne z nowym rdzeniem.
Rdzeń RXv2 połączył zwiększoną wydajność obliczeniową, dzięki możliwości wykonywania złożonych instrukcji CISC, razem z technikami usprawniającymi dla RISC opracowanymi dla wcześniejszych procesorów Renesas. W szczególności cechy typowe dla CISC, czyli na przykład instrukcje o zmiennej długości, są połączone z cechami znanymi z RISC takimi jak maszyna rejestrowa, architektura Harvard i pięciostopniowa potokowość. RXv2 również bazuje na takim podejściu jednocześnie je rozwijając, aby osiągnąć większą moc obliczeniową, zmniejszone zużycie energii oraz wysoką wydajność kodu poprzez wykorzystanie podwójnego przetwarzania potokowego oraz zaawansowany mechanizm pobierania instrukcji (AFU – Advanced Fetch Unit).
Najważniejsze cechy rdzenia RXv2:
Nowy 32-bitowy rdzeń CPU od Renesas Electronics
Rdzeń z rodziny RX, oznaczony jako RXv2, zwiększa wydajność przetwarzania i obniża zużycie energii, dzięki czemu można uzyskać wyższą funkcjonalność systemów wbudowanych.
RXv2 to większa moc obliczeniowa: od 3,2 do 4,0 Coremark® MHz lub 2,0 DMIPS/MHz z maksymalną częstotliwością 300 MHz. Rdzeń jest wykonany w procesie technologicznym 40 MHz i posiada również zwiększoną funkcjonalność cyfrowego przetwarzania sygnałów(DSP) oraz arytmetyki zmiennoprzecinkowej (FPU). Nowa architektura rdzenia RX znajdzie zastosowanie w aplikacjach wymagających połączenia wyższej wydajności DSP i FPU zintegrowanych w jednym mikrokontrolerze, takich jak: automatyka przemysłowa, sterowanie silnikami, analiza sygnałów, filtrowanie dźwięku, przetwarzanie obrazu i komunikacja.
RXv2 rdzeń jest wstecznie kompatybilny z rdzeniem RXv1 zastosowanym w istniejącej rodzinie mikrokontrolerów RX opartych na 32-bitowej architekturze CISC (z rozbudowanym zestawem instrukcji). RXv2 zawiera wszystkie instrukcje dostępnedla rdzenia RXv1, dlatego aplikacje opracowane dla RXv1 będą binarnie zgodne z nowym rdzeniem.
Rdzeń RXv2 połączył zwiększoną wydajność obliczeniową, dzięki możliwości wykonywania złożonych instrukcji CISC, razem z technikami usprawniającymi dla RISC opracowanymi dla wcześniejszych procesorów Renesas. W szczególności cechy typowe dla CISC, czyli na przykład instrukcje o zmiennej długości, są połączone z cechami znanymi z RISC takimi jak maszyna rejestrowa, architektura Harvard i pięciostopniowa potokowość. RXv2 również bazuje na takim podejściu jednocześnie je rozwijając, aby osiągnąć większą moc obliczeniową, zmniejszone zużycie energii oraz wysoką wydajność kodu poprzez wykorzystanie podwójnego przetwarzania potokowego oraz zaawansowany mechanizm pobierania instrukcji (AFU – Advanced Fetch Unit).
Najważniejsze cechy rdzenia RXv2:
- Wysoka wydajność obliczeniowa Do analizy numerycznej w czasie rzeczywistym, wykorzystywanej do zadań takich jak sterowanie silnikami czy przetwarzanie multimediów, niezastąpiona jest jednostka zmiennoprzecinkowa FPU wykorzystująca podstawowe rejestry procesora. W wersji rdzenia RXv2 zredukowana została ilość cykli potrzebnych do obliczeń zmiennoprzecinkowych oraz dodane zostały nowe instrukcje DSP. Dodatkowo w nowym rdzeniu dostępne są dwa 72-bitowe akumulatory (podczas, gdy wersja RXv1 posiada jeden 64-bitowy) oraz możliwość wykonywania operacji DSP/FPU przy jednoczesnym dostępie do pamięci, co zwiększa wydajność przetwarzania sygnałów.
- Zwiększenie efektywności zasilania Większość zużycia energii podczas pracy MCU pochodzi z magistral pomiędzy CPU i pamięcią. Z tego powodu niezwykle ważne jest, aby zoptymalizować interfejs pamięci podczas zwiększania wydajności procesora. Ponadto, jeśli prędkość robocza pamięci wzrasta, osiągnięcie maksymalnej wydajności procesora staje się trudne z powodu konieczności wprowadzenia stanów oczekiwania (waitstates). Architektura rdzenia RXv2 pozwala na maksymalną częstotliwość roboczą 300 MHz i zawiera nowy mechanizm nazwany AFU (Advanced Fetch Unit), który dodatkowo optymalizujestany oczekiwania na wewnętrzną pamięć flash i umożliwia szybkie rozgałęzienia (branching). Dzięki temu AFU jest w stanie rzeczywiście zmniejszyć liczbę dostępów do pamięci, które mają miejsce podczas pracy pamięci podręcznej, znaczne obniżając zużycie energii przy jednoczesnym zminimalizowaniu opóźnień od stanów oczekiwania i rozgałęzień. Nowy rdzeń RXv2 oparty jest na zaawansowanym procesie 40 nm, co przyczynia się do zmniejszenia zużycia energii o 40% w porównaniu z rdzeniem Renesas RXv1 wykonanym w technologii 90 nm.
- Kod wysokiej wydajności W dziedzinie systemów wbudowanych istotne jest, aby zmniejszyć używany obszar pamięci w celu ograniczenia kosztów. Z tego powodu rodzina procesorów Renesas RX wykorzystuje zwartą architekturę CISC i selektywny zestaw instrukcji podobnej wielkości co w procesorach RISC. Aby osiągnąć większą wydajność rdzenia RXv2 Renesas przeanalizował, które instrukcje i tryby adresowania były używane najczęściej w rzeczywistych aplikacjach, przypisał krótkie kody instrukcji do najczęściej używanych instrukcji i przyjął skuteczny, trzyargumentowy format. W rezultacie efektywność kodu jest do 30% wyższa niż w typowej architekturze RISC.
