Jak uporać się ze stanami przeciążenia elektrycznego we wzmacniaczach operacyjnych?

Użytkownicy wzmacniaczy operacyjnych często pytają, czy napięcie na wejściach wzmacniacza operacyjnego może być wyższe niż napięcie na szynie zasilającej. To może się zdarzyć, kiedy w systemie jest wiele źródeł zasilania. Jeśli zasilacze te będą wyłączane w różnych momentach, na pinie lub pinach urządzenia wchodzącego w skład systemu może wystąpić stan przepięcia. Narazi to urządzenie na stan przeciążenia elektrycznego (Electrical Overstress - EOS). Stan taki może też wystąpić wtedy, kiedy na wejściu lub wyjściu wzmacniacza operacyjnego pojawi się sygnał z zewnątrz lub z oddzielnej części systemu, o innym zasilaniu. Chcąc projektować układy niezawodne, łatwe w produkcji i o małej awaryjności powodowanej wadami ukrytymi manifestującymi się w późniejszej eksploatacji, powinniśmy przeczytać ten artykuł. Spojrzymy w nim na to zagadnienie z dwóch różnych perspektyw. Mówiąc o wzmacniaczu narażonym na stan przeciążenia elektrycznego EOS najczęściej myślimy o wyładowaniu elektrostatycznym (Electrostatic Discharge – ESD). Skutkiem ESD jest pojawienie się wysokiego, krótkotrwałego napięcia elektrycznego na pinach wzmacniacza. Natomiast drugim, często pomijanym, stanem przeciążenia jest stan EOS, podczas którego wzmacniacz wystawiony jest na działanie przepięć i przetężeń mniejszych, niż w przypadku wyładowania elektrostatycznego ESD, lecz dłużej trwających. Po przeczytaniu tego artykułu zrozumieją Państwo potencjalne stany przeciążenia elektrycznego, na jakie wzmacniacz może być narażony i poznają zasady walki z nimi. Znając te zasady będziecie w stanie zaprojektować odporne otoczenie układu scalonego, które wyeliminuje ryzyko uszkodzeń powodowanych przeciążeniem elektrycznym. Wyładowanie elektrostatyczne powodujące uszkodzenia Jednym z oczywistych źródeł przeciążenia elektrycznego są wyładowania elektrostatyczne. Gdy mamy do czynienia z dwoma ciałami o potencjałach elektrostatycznych różniących się o setki czy tysiące woltów, to zbliżywszy je do siebie tworzymy warunki umożliwiające powstawanie wyładowań elektrostatycznych ESD. Jeśli między tymi ciałami powstanie ścieżka przewodząca, nastąpi transfer ładunku elektrostatycznego, trwający do momentu wyrównania się potencjałów obu ciał. Duże prawdopodobieństwo wystąpienia wyładowania elektrostatycznego ESD istnieje wtedy, kiedy chip jest w stanie niepodłączonym, poza obwodem elektrycznym. Zwykle stwierdzamy, że uszkodzenia powodowane wyładowaniami elektrostatycznymi ESD są skutkiem niewłaściwego obchodzenia się z chipami układów scalonych. Wyładowanie elektrostatyczne ESD zachodzi w czasie ułamków sekundy, często poniżej 250 ns. Przez układ potrafi przepłynąć prąd rzędu amperów, jeśli na swej ścieżce napotka niską rezystancję. Przed wieloma laty układy półprzewodnikowe często ulegały zniszczeniu wskutek wyładowań elektrostatycznych. Finalnym skutkiem takiego wyładowania była całkowita niesprawność układu lub, jeszcze bardziej zdradliwa, degradacja parametrów. Jednak kiedy tylko zrozumiano charakter wyładowań ESD, producenci półprzewodników zaczęli wbudowywać obwody zabezpieczające w konstrukcje swoich nowych układów scalonych. Obecność na chipie układu scalonego takich obwodów zabezpieczających znacznie zmniejszyła prawdopodobieństwo uszkodzenia go w wyniku wyładowania elektrostatycznego ESD. Podstawowym zadaniem wbudowanych w chip zabezpieczeń przed wyładowaniami ESD jest zapobieżenie powodowanym przez takie wyładowania uszkodzeniom układu scalonego w trakcie operacji poprzedzających montaż układu na płytce drukowanej i trakcie samego montażu. Podczas tych operacji ścieżki do uziemienia o niskiej impedancji mogą stawać się ścieżkami rozładowującymi ładunki elektryczne występujące w układzie scalonym lub w jego otoczeniu. Scenariusz zmienia się po zamontowaniu układu scalonego na płytce drukowanej. Wtedy istnieje już połączenie między chipem układu a innymi podzespołami znajdującymi się na płytce, co drastycznie zmniejsza prawdopodobieństwo powstania niskoimpedancyjnej ścieżki wyładowania ESD. Po zamontowaniu układu najprawdopodobniej nigdy nie nastąpi wyładowanie elektrostatyczne, które angażowałoby wewnętrzne obwody zabezpieczające układu scalonego. Jest jednak jeszcze inna możliwość – warunki panujące w działającym obwodzie mogą narazić chip układu scalonego na przeciążenie elektryczne. W razie wystąpienia takiego stanu obwody chroniące przed wyładowaniami elektrostatycznymi ESD mogą zadziałać w sposób niezamierzony . Czas trwania stanu przeciążenia EOS jest zwykle znacznie dłuższy, niż czas wyładowania ESD. Prąd przewodzony podczas stanu przeciążenia EOS może być na tyle duży i trwać na tyle długo, żeby podnieść temperaturę w obrębie chipa na niebezpieczny poziom. W tak ekstremalnej sytuacji uszkodzenie chipa następuje szybko i nieodwracalnie, a konsekwencją jest uszkodzenie układu. Fantomowe stany przeciążenia elektrycznego EOS Nieświadomie możemy liczyć na ochronę w czasie stanu przeciążenia EOS ze strony wewnętrznego obwodu zabezpieczającego układ scalony przed wyładowaniami ESD, chociaż obwód ten nie był pomyślany do tego celu. Możemy spotkać się z układem scalonym, który był całkowicie sprawny przed doprowadzeniem zasilania (Rysunek 1) i ulegał nagłemu uszkodzeniu wkrótce po doprowadzeniu zasilania i sygnałów wejściowych. Stan przeciążenia elektrycznego EOS może być groźny do tego stopnia, że powoduje nadmierne nagrzanie układu scalonego, prowadzące do stopienia zarówno chipa półprzewodnikowego, jak i materiału obudowy. Przykład tak zniszczonego układu pokazano na Rysunku 2. Rysunek 1. Pełnosprawny układ scalony przez zamontowaniem. © Texas Instruments Rysunek 2. Układ scalony uszkodzony w wyniku przeciążenia elektrycznego (EOS). © Texas Instruments Wzmacniacze scalone zwykle nie mają zabezpieczeń przeciw stanom przeciążeń elektrycznych EOS. W najlepszym przypadku podczas stanu przeciążenia EOS wewnętrzne obwody ochrony przed wyładowaniami elektrostatycznymi ESD mogą zadziałać i zapewnić dostateczną ochronę. Jednak zaprojektowanie obwodów chroniących przed wyładowaniami ESD nie gwarantuje, że tak się stanie w każdym przypadku wystąpienia stanu przeciążenia EOS. Ścieżka prądowa powstała podczas stanu przeciążenia może być bardzo skomplikowana i jest do pewnego stopnia nieprzewidywalna, szczególnie przy wyższych częstotliwościach, przy których zaczynają odgrywać rolę impedancje rozproszone. Na Rysunku 3 pokazano przykład kilku możliwych ścieżek prądowych wewnątrz wzmacniacza. Diody zabezpieczające wejście przed wyładowaniami elektrostatycznymi, zwykle spolaryzowane w kierunku wstecznym, tworzą bezpośrednią ścieżkę prądową do zasilaczy i T1. Jeżeli zasilacze wzmacniacza nie są w stanie odprowadzić prądów towarzyszących przeciążeniu elektrycznemu, napięcie na pinach zasilających układ scalony może wzrosnąć do niebezpiecznego poziomu. T1 jest podzespołem absorbującym wyładowania elektrostatyczne. Podczas wyładowania zadaniem T1 jest włączyć się i obciąć napięcie na pinach zasilających do bezpiecznego poziomu. Należy pamiętać, że większość wyładowań elektrostatycznych ESD zdarza się wtedy, kiedy układ scalony znajduje się poza obwodem. Jednak podczas przeciążenia elektrycznego występującego po włączeniu układu w obwód element T1 może się przypadkowo włączyć, tworząc niskoimpedancyjne połączenie między pinami zasilania wzmacniacza operacyjnego. Wtedy aż do momentu stopienia się T1 popłyną duże niszczące prądy, tworząc zwarcie między zasileniami wzmacniacza. Najpewniej nastąpi wtedy samonagrzewanie i uszkodzenie układu. W grę wchodzi tak duża ilość ciepła, że obudowa topi się i rozpada, jak to widać na Rysunku 2 Rysunek 3. Stan przeciążenia elektrycznego EOS aktywuje wiele ścieżek. © Texas Instruments Takie zaprojektowanie ścieżek biegnących w przyrządzie, aby mogły bezpiecznie wytrzymać prądy i napięcia występujące w stanie przeciążenia elektrycznego, jest jednym z głównych zagadnień konstrukcyjnych. Jeśli projektant nie przewidzi takich warunków i układ scalony nie jest w stanie rozproszyć wydzielanego ciepła, przyrząd może ulec uszkodzeniu. Aby skutecznie obejść tego rodzaju problemy, należy znać wewnętrzne obwody ochronne ESD wzmacniacza i móc przewidzieć, jak zachowają się w przypadku wystąpienia stanu przeciążenia elektrycznego EOS. Większość producentów wzmacniaczy operacyjnych może udzielić informacji o obwodach ESD. Przykłady stanów przeciążenia elektrycznego EOS Na Rysunku 4, utworzonym za pomocą narzędzia programowego TINA i makromodelu OPA364, pokazano przykład prostego obwodu wtórnika zbudowanego z wykorzystaniem operacyjnego wzmacniacza małej mocy CMOS OPA364. Sygnał małej częstotliwości, VG1, to sygnał z wyjścia przetwornika. Przetwornik i wzmacniacz, umieszczone w pewnej odległości od siebie, są połączone kablem TL1. W takim układzie otoczenie może wzbudzać w kablu przebiegi nieustalone. Rysunek 4. Przesterowanie wejścia może uaktywnić obwody ochronne ESD. © Texas Instruments VG2 to niepożądany sygnał przejściowy, nakładający się na sygnał wyjściowy przetwornika (VG1). Łączna amplituda sygnału przekracza maksymalne napięcie wejściowe wzmacniacza. Dostatecznie duży sygnał przejściowy może wyzwolić zabezpieczenie ESD wzmacniacza operacyjnego. Wypadkową wielkość prądu wejściowego ogranicza rezystor wstawiony przed nieodwracającym wejściem wzmacniacza. Układy ESD są zaprojektowane pod kątem bezpiecznego przewodzenia prądów rzędu amperów o czasach trwania od kilkudziesięciu do kilkuset nanosekund. Gdy układy te uaktywnią się podczas stanu przeciążenia EOS, o czasie przewodzenia prądu decyduje impuls EOS lub charakterystyka przepięcia. Te same układy ESD zwykle mogą znieść od pięciu do dziesięciu miliamperów prądu ciągłego, przy czym obciążalność ta znacznie wzrasta w miarę skracania czasu trwania impulsu prądowego. W takich okolicznościach układy te są całkowicie bezpieczne i przepięcie nie ma na nie wpływu. Istnieją zastosowania, w których sygnał wejściowy pojawia się, zanim zasilacz doprowadzi moc do wzmacniacza (Rysunek 5). Rysunek ten wygenerowano za pomocą programu TINA i makromodelu OPA374. W takim scenariuszu włączania zasilania układ zabezpieczający wejście przed wyładowaniami ESD może potencjalnie ulec uszkodzeniu, jeśli prąd nie będzie ograniczony do bezpiecznego poziomu. Rysunek 5. Uważać na napięcie wejściowe Vin w trakcie włączania zasilania! © Texas Instruments Na Rysunku 5 napięcie zasilania (VG2) narasta od 0 do 5 V w czasie 50 ms. Dzieje się to podczas przykładania sygnału wejściowego (VG1) równego 3,5 V, który rozpoczyna się po upływie 5 ms od początku narastania napięcia zasilania. W takiej sytuacji na wejściach panuje początkowo napięcie wyższe od napięcia na szynie dodatniej, co powoduje przejście diody układu ESD na wejściu nieodwracającym w stan przewodzenia. Prąd pobierany jest z wejścia nieodwracającego AM1 do chwili, kiedy różnica napięć między zasilaniem a wejściem spadnie poniżej ok. 0,6 V. Jeżeli źródło napięcia wejściowego ma małą impedancję i odpowiednią wydajność prądową, obwód jest w stanie ograniczyć prąd w niewielkim tylko stopniu. W tej sytuacji przez diodę układu ESD może popłynąć potencjalnie niebezpieczny prąd. Obwody wejściowe zabezpiecza się przed takim uszkodzeniem przez włączenie wejściowego rezystora szeregowego. W okresie narastania napięcia wyjściowego wzmacniacza napięcie wejściowe VG1 bardzo szybko osiąga wartość 3,5 V, a z drugiej strony napięcie wyjściowe (VM1) osiąga wartość szczytową impulsu wejściowego dopiero po upływie tego okresu. Wtedy, w okresie między momentem osiągnięcia wartości 3,5 V przez napięcie wejściowe a końcowym momentem okresu narastania napięcia wyjściowego wzmacniacza w obwodzie powstaje duża różnica napięcia między wejściem a wyjściem. Początkowo różnica napięć między zaciskami wejściowymi a wyjściowymi wynosi 10 V. W tym samym czasie, wewnętrzne obwody wzmacniacza operacyjnego i elementy sprzężenia zwrotnego muszą poradzić sobie z prądami dopływającymi w tym okresie do wejścia wzmacniacza (AM1). Z inną, potencjalnie grożącą uszkodzeniem sytuacją mamy do czynienia wtedy, kiedy na wejście wzmacniacza podany jest duży sygnał o bardzo stromych zboczach (Rysunek 6). Rysunek ten wygenerowano za pomocą narzędzia programowego TINA i makromodelu OPA277. W tym przypadku sygnał na VG1 przykłada do wejścia impuls prostokątny o wartości szczytowej 10V. Wzmacniacz reaguje na ten impuls generując liniowo rosnące napięcie wyjściowe. Ponieważ szybkość narastania napięcia wyjściowego wzmacniacza jest ograniczona (w tym przykładzie dla wzmacniacza OPA227 wynosi 2 V/s), to właśnie ona określa przebieg napięcia wyjściowego. Rysunek 6. Przeciążenie międzywejściowe w okresie narastania napięcia wejściowego © Texas Instruments Podczas narastania napięcia wyjściowego (Rysunek 6) do momentu osiągnięcia na wyjściu szczytowej wartości impulsu wejściowego występuje duża różnica napięć między wejściem a wyjściem. Początkowo różnica napięć między wejściem a wyjściem wzmacniacza wynosi 10 V. Różnica ta maleje w miarę zbliżania się napięcia wyjściowego do wartości końcowej. Ponieważ na wejściu odwracającym początkowo panuje ten sam potencjał, co na wyjściu, różnica potencjałów 10 V występuje między dwoma wejściami. Jeśli wzmacniacz operacyjny nie ma wewnętrznego układu obcinającego napięcie między wejściami, na złączach tranzystorów wejściowych mogą się pojawić napięcia grożące ich uszkodzeniem. To więcej niż problem w przypadku wzmacniaczy operacyjnych z wejściami bipolarnymi. Współczesne wzmacniacze operacyjne z takimi wejściami prawie zawsze mają wbudowane układy zabezpieczające obcinające napięcie między wejściami. Niektóre wzmacniacze operacyjne wykazują odwróconą charakterystykę wyjściową towarzyszącą przesterowaniu wejścia (Rysunek 7). Zjawisko to często nazywa się odwróceniem fazy na wyjściu. Większość najnowocześniejszych wzmacniaczy operacyjnych nie wykazuje takiego zachowania, ale niektóre o dziwo tak. W tych ostatnich zdarza się to tylko wtedy, kiedy napięcia wejściowe przekraczają specyficzny dla wyrobu zakres napięcia wspólnego CMV (Common-Mode Voltage). Gdy we wzmacniaczu operacyjnym występuje takie zjawisko odwrócenia fazy na wyjściu, należy przewidzieć zabezpieczenia przed przesterowaniem wejścia. Rysunek 7. Odwrócenie wyjścia podczas przesterowania wejścia. © Texas Instruments Na Rysunku 7 wejście wzmacniacza (VG1) jest wysterowane do poziomu ok. 0,5 V poniżej ujemnej szyny zasilającej. Napięcie wyjściowe na moment odwraca się z szyny ujemnej na szynę dodatnią. Czas trwania inwersji na wyjściu pogarsza się (wydłuża) w miarę dalszego przesterowywania wejścia. Chociaż stan ten nie musi być dla wzmacniacza niszczący, jest jednak niepożądany i może szkodliwie wpływać na obciążenia elektromechaniczne (np. silnik, siłownik itp.). Problemowi przesterowania można zaradzić włączając małosygnałową diodę Schottky’ego między wejście nieodwracające a ujemną szynę zasilania w taki sposób, żeby była spolaryzowana w kierunku wstecznym. Dla ograniczenia prądu diody należy włączyć rezystor w szereg. Impulsowy układ zasilający może zawierać wysokoczęstotliwościowe składowe przejściowe. Chociaż zasilacze takie są wyposażane w obwody filtrujące, skoki napięcia na wyjściu mogą powodować chwilowe przepięcia na pinach zasilania wzmacniacza. Jeśli napięcie zasilania przekroczy graniczne napięcie przebicia wzmacniacza, układ absorbujący wyładowania ESD może się wyzwolić, tworząc ścieżkę przewodzącą między pinmi zasilającymi wzmacniacza. Rysunek 8. Zabezpieczenie przeciwprzepięciowe pinu zasilania. © Texas Instruments Wzmacniacz można zabezpieczyć przed stanami przejściowymi na wyjściu zasilacza za pomocą układu RC lub RLC (Rysunek 8). Można to zrobić montując na płytce drukowanej zwykły filtr EMI/RFI. Jednak reakcja układu może się znacznie zmienić, zależnie od wartości stałych RLC i charakterystyk obciążenia. Prosty obwód RLC przyłącza się do rezystancji obciążenia (Rysunek 8A). Na zasilanie +5V nałożono przejściowy impuls napięciowy 5V/1s, równoważny skokowi napięcia o wartości 10V. Przekracza ona maksymalne napięcie zasilania dla niektórych niskonapięciowych procesów CMOS. Rezystancja obciążenia 1 k symuluje wzmacniacz pobierający prąd zasilania około 5 mA. Z odpowiedzi układu widzimy, że obwód RLC zamienia skok napięciowy na sinusoidalną składową nałożoną na poziom +5 VDC. Niewielkie przepięcie nie powinno stanowić problemu dla układu. Jednakże w wielu przypadkach nieznane wielkości związane z obwodem RLC powodują spadek napięcia zasilania, co wpływa na przesunięcie wyjścia wzmacniacza. Tłumienie wpływu zasilania (PSRR) wzmacniacza operacyjnego zmniejszy zmianę napięcia wyjścia, lecz jest to jednak znaczny błąd. Najlepiej nie polegać na zabezpieczeniu tego typu, gdzie tak wiele zmiennych jest nieznanych. Lepszą i bardziej przewidywalną metodą tłumienia stanów przejściowych jest zastosowanie na linii zasilającej diody TVS (Transient Voltage Suppressor, Rysunek 8B). Podobna do diody Zenera, jest specjalnie zaprojektowana pod kątem odporności na bardzo duże prądy przejściowe i moce szczytowe. Dostępne są np. lawinowe diody TVS Littelfuse serii 1.5KE o napięciu od 6,8 do 550 V, w wersjach z polaryzacją jednokierunkową i dwukierunkową. Moc szczytowa diody wynosi 1500 W dla dziesięciu impulsów 100-mikrosekundowych. Są to przyrządy szybkie, o nanosekundowych czasach reakcji. Oczywistą zaletą jest szybkie obcinanie napięcia przy niewielkim, jeśli w ogóle, zmniejszeniu napięcia zasilania. Na Rysunku 9 przedstawiono pełny schemat zabezpieczeń przed stanami przeciążenia elektrycznego EOS z wykorzystaniem zewnętrznych elementów zabezpieczających. Jeśli wiemy o wewnętrznych zabezpieczeniach ESD każdej końcówki wzmacniacza operacyjnego, niektóre z pokazanych zabezpieczeń zewnętrznych można pominąć, o ile wewnętrzne zabezpieczenia ESD są w stanie wystarczająco chronić odpowiednie wyprowadzenia wzmacniacza. Rysunek 9. Kompletne zewnętrzne zabezpieczenie przed stanami przeciążenia elektrycznego EOS. © Texas Instruments Diody Schottky’ego SDI obcinają przepięcia na wejściu. Rezystor R1 ogranicza prąd płynący przez te diody do poziomu właściwego dla zastosowanej diody. Natomiast diody Schottky’ego SDO obcinają przepięcia na wyjściu. Jeżeli tego rodzaju zabezpieczenie wyjścia stosuje się we wzmacniaczach operacyjnych mocy, należy użyć diod Schottky’ego mocy. Prąd płynący przez taką diodę należy ograniczyć do wartości określonej dla danego typu diody. Po skierowaniu prądów przejściowych przez diody wejściowe lub wyjściowe należy energię odprowadzić do ziemi, w przeciwnym razie na zasilaczach wzmacniacza operacyjnego mogą wystąpić stany przepięciowe. W takiej sytuacji we wzmacniaczu może zajść zjawisko zatrzaskiwania (latch-up); co może doprowadzić do trwałego uszkodzenia wzmacniacza. Jeżeli zasilacz nie może odprowadzić prądu albo nie ma niskiej impedancji przy częstotliwości prądu płynącego przez diody, wtedy w każdym zasilaczu trzeba zastosować diody Zenera lub diody TVS DC odprowadzające ten prąd do ziemi. Większość zasilaczy generuje lub odprowadza prąd tylko w jednym kierunku, a nie w obu. Zastosowanie diod Zenera lub jednokierunkowych półprzewodnikowych diod tłumiących przepięcia przejściowe to prosty i tani sposób utrzymania napięć na pinach układu na bezpiecznym poziomie. Wniosek Wystąpienie stanu przeciążenia elektrycznego może uaktywnić wewnętrzne obwody wzmacniacza operacyjnego, zabezpieczające przed wyładowaniami elektrostatycznymi ESD. Projektanci mają skłonność sądzić, że obwody zabezpieczające przed ESD mogą poradzić sobie również ze stanami przeciążenia elektrycznego EOS. Tymczasem wyładowania elektrostatyczne ESD charakteryzują się bardzo krótkimi czasami trwania, zazwyczaj poniżej kilkuset nanosekund, a stany przeciążenia EOS mogą trwać znacznie dłużej. Gdy stan przeciążenia elektrycznego EOS spowoduje uaktywnienie układów zabezpieczających ESD, w obwodach mogą popłynąć prądy powodujące ich nadmierne nagrzewanie, a nawet uszkodzenie. Wiedząc, że projektowany układ może być narażony na stany przeciążenia elektrycznego EOS, dobrze jest go zabezpieczyć za pomocą prostych zewnętrznych obwodów zabezpieczających. Gdy zawczasu zajmiemy się pomniejszym problemem konstrukcyjnym, unikniemy poważnych problemów w gotowym układzie. O autorach Bonnie Baker jest starszym inżynierem aplikacji w Texas Instruments i od ponad 20 lat zajmuje się analogowymi i cyfrowymi konstrukcjami układowymi oraz systemami. Poza fascynacją konstrukcjami układowymi Bonnie Baker chętnie dzieli się swą wiedzą i doświadczeniem. Napisała setki artykułów oraz not konstrukcyjnych i aplikacyjnych, a także książkę „A Baker’s Dozen: Real Analog Solutions for Digital Designers”. Jest autorką artykułów w Electronic Design News (EDN), gdzie ma swoją comiesięczną kolumnę „Baker’s Best”. Thomas Kuehl jest starszym inżynierem aplikacji w Texas Instruments, gdzie pracuje w grupie układów liniowych (High-Performance Linear Group). Zanim dołączył do grupy aplikacyjnej, przez pierwsze dwadzieścia pięć lat swej kariery zawodowej zajmował się technologią produkcji. Prywatnie Thomas interesuje się grą na gitarze, jest radioamatorem (AC7A) i lubi spędzać czas na świeżym powietrzu. Publikował artykuły z dziedziny anten telekomunikacyjnych. Artykuł powstał dzięki uprzejmości firmy Texas Instruments