Nowe rdzenie FPGA IP mają odmienić projektowanie układów scalonych?

Flex Logix stworzyło nową rodzinę rdzeni IP logiki programowalnej („field programmable logic IP cores”), mające wspomóc projektantów różnych układów scalonych, dając jednocześnie nowe (spore) możliwości. Projektanci układów scalonych będą mogli przekształcić dzięki nim różne funkcjonalne bloki (jak np. IO) w konfigurowalne układy wewnętrzne. Taka konfigurowalność pomoże deweloperom (zniweluje konieczność maskowania i wykonywania zmian tego maskowania), jak również wydłuży czas życia produktu (pod względem funkcjonalności). Geoff Tate, CEO we Flex Logix, opisał problem, z jakim muszą borykać się projektanci układów scalonych. Protokoły się zmieniają, podobnie jak specyfikacje różnych projektowanych elementów gotowych produktów; często można się spotkać z niepewnością danego projektu, nawet w środkowym etapie jego tworzenia. Czasem trzeba na nowo skonfigurować różne bloki układu, co może czasem kosztować nawet miliony dolarów i/lub wydłużyć czas potrzebny na wdrożenie produktu, nawet o pół roku. Aby tego uniknąć, stworzono wspomniane rdzenie IP FPGA. Mają mieć one przemyślany i dobrze zoptymalizowany schemat połączeń wewnętrznych, co wymaga mniejszej ilości warstw przewodnikowych, a ponadto mają także zajmować o 50% mniej miejsca niż inne, tradycyjne rozwiązania FPGA. Nowe rdzenie ukierunkowano w stronę układów nowej generacji, dając większą elastyczność tworzonym scalakom, różnego typu. Ma to dać prawdziwą elastyczność deweloperom i dużą swobodę. Zmiany logiki będzie można wykonywać na etapie produkcyjnym, lub na gotowym urządzeniu, poprzez rekompilację sekcji RTL, opartej o logikę programowalną. Co więcej, jak zapewnia Tate, zmiany takie będzie można wykonywać także w układach już zamontowanych na płytkach, w gotowych aplikacjach. Możliwe więc będzie dokonania zmian w funkcjonowania układu w gotowym produkcie, co pozwoli nawet deweloperom aplikacji dostosować się do zmieniających się wymagań co do gotowego produktu, a także do zmian specyfikacji i standardów. Rdzenie FPGA IP korzystają z interfejsu AXI (slave), łącząc się z wbudowaną pamięcią Flash. W trakcie uruchamiania układu, główny procesor programuje rdzenie FPGA IP, według zadanego schematu, zawartego we wspomnianej pamięci. Mimo, że takie rozwiązanie może nieść ze sobą wiele korzyści funkcjonalnych i dając sporą swobodę, to ma także kilka wad, do których przyznaje się sam Tate. Chodzi o zajmowane miejsce w układzie. Jak podaje sam CEO Flex Logix, pomimo optymalizacji, rdzenie te nie są i nie będą tak gęste, jak sztywne sprzętowe połączenia. Co więcej, rozwiązanie to ma wnosić większe zużycie energii, niż klasyczne rowiązania sprzętowe. Dlatego też każdy z projektantów musi podjąc decyzję, na czym lepiej się skupić oraz co będzie lepsze, dla konkretnego układu. Czy oszczędzamy na miejscu i zużyciu energii, czy skupimy się na elastyczności i możliwościach, jakie oferować ma to rozwiązanie. Producent ten oferować ma 10 rodzajów rdzeni, podzielonych na pięć wersji napięciowych. Wraz z rdzeniami dostarczane ma być także dedykowane oprogramowanie, zmieniające standardowe opisy RTL w kody konfiguracyjne dla FPGA. Dzięki temu projektanci nie będą musieli spędzać wielu godzin na nauce nowych narzędzi, co przyśpieszy proces opracowywania nowych rozwiązań. Na tą chwilę rdzenie oferowane mają być w technologii 28 nm (TSMC), lecz już niedługo dostępne mają być także w technologii 40 nm. Ostatecznym terminem ich wprowadzenia na rynek ma być ostatni kwartał 2016 roku.