reklama
reklama
reklama
reklama
reklama
reklama
reklama
reklama
reklama
reklama
© john valenti dreamstime.com Technologie | 05 maja 2016

Mie Fujitsu Semiconductor i CSEM rozwijają niskonapięciową technologię DDC

Mie Fujitsu Semiconductor Ltd (MIFS), japoński producent układów scalonych, podjął współpracę ze szwedzką organizacją CSEM, w celu rozwijania technologii DDC (Deeply Depleted Channel) oraz opracowywania działania mikroukładów CMOS w punkcie zwanym progiem napięcia. Prace ukierunkowane są na rynek urządzeń noszonych oraz IoT.
Bardzo wysoka wydajność energetyczna jest zasadniczą cechą dla urządzeń noszonych oraz wykorzystywanych w IoT. W związku z wykluczającymi się dziś wymaganiami, które stawia rynek, takimi jak postępująca miniaturyzacja z jednej strony, a dłuższe życie baterii z drugiej, oczywiste staje się, że standardowe technologie CMOS osiągnęły już limit swoich możliwości i pojawia się nagląca potrzeba nowych rozwiązań. Ponieważ moc zużywana przez układy cyfrowe jest proporcjonalna do kwadratu wartości napięcia jakim są zasilane, operacje wykonywane przy pomocy niskich napięć są największą nadzieją na znaczące ulepszenia w tej dziedzinie, przy zachowaniu jednorazowych kosztów projektowania i badań (NRE) na akceptowalnym poziomie.

Kooperacja obejmować będzie wspólne prace w obszarach takich jak wykorzystanie ultra niskich napięć, biblioteki komórek standardowych ultra niskich mocy, zarządzanie energią komórek oraz całych pamięci, a także opracowanie demonstracyjnego układu, w którym zastosowane zostaną wyniki prac. Wspólnie ustalone będą także zasady udzielania licencji oraz inne kwestie związane z dostępem do dóbr intelektualnych.

Technologia Deeply Depleted Channel (DDC), opracowana pierwotnie przez amerykańską firmę SuVolta i przejęta rok temu przez Mie Fujitsu Semiconductor, umożliwia produkcję tranzystorów o ekstremalnie niskich prądach upływu, operujących na napięciach zasilających (Vdd) poniżej 0.5 V, dla zachowania maksymalnej wydajności energetycznej. Technologia DDC pozwala na uzyskanie mniejszego niedopasowania i rozrzutu napięć progowych tranzystorów niż w przypadku produkcji konwencjonalnych układów CMOS, jednocześnie umożliwiając wykorzystanie niższych napięć zasilających Vdd i zachowując przy tym minimalną degradację wydajności tranzystora. Zastosowanie DDC w układach 40/55nm CMOS z wbudowaną pamięcią nieulotną i wraz z użyciem sygnałów mieszanych/RF, to przepis na wysoko zintegrowane, opłacalne, analogowe lub radiowe układy SoC, które mogą stać się częścią urządzeń noszonych lub węzłów IoT.

MIFS połączył siły z CSEM, aby korzystając z bogatego doświadczenia instytutu w projektowaniu układów niskonapięciowych oraz niskomocowych, rozwijać platformę IP obejmującą wykorzystanie ultra niskich mocy, ukierunkowaną na zasilanie napięciami z obszaru podprogowego w technologii MIFS DDC. Powyższy cel jest częścią realizacji rozleglejszego programu, zakładającego rozwój platformy najlepszych w swojej klasie urządzeń o ekstremalnie niskim poborze mocy (ELP Platform - Extreme-Low Power Platform) wraz z całym ich ekosystemem, aby projektować układy elektroniczne do zastosowań, w których zarządzanie energią odgrywa rolę kluczową.

Rozwój nowych technologii zakłada bliską współpracę pomiędzy inżynierami procesu, specjalistami od bibliotek oraz ekspertami w projektowaniu ULP, zarówno w Japonii jak i w Europie, w celu osiągnięcia i wykorzystania pełnego potencjału nowej platformy rozwiązań, które prawdopodobnie staną się dostępne na rynku w czwartym kwartale roku 2016.
reklama
reklama
Załaduj więcej newsów
December 08 2016 23:17 V7.6.3-1