Nowe procesory 32 i 64-bit rodziny MIPS

Firma Imagination Technologies rozszerza swoją ofertę produktową linii procesorów MIPS Warrior o układy 32-bitowe klasy M M6200 oraz M6250, i 64-bitowe P6600 klasy P. Układy 64-bitowe oparto na rdzeniach P5600 (jednostkach 32-bitowych) i stanowić mają podstawę do rozwoju kolejnych, przyszłych generacji CPU 64-bitowych, o jeszcze większych mocach obliczeniowych. Jak podaje producent, P6600 są procesorami zrównoważonymi o wysokiej efektywności. Są to jednostki wielordzeniowe typu SoC, przeznaczone do zastosowania w aplikacjach mobilnych, domowym sprzęcie rozrywkowym, w urządzeniach sieciowych czy motoryzacyjnych. Nowoczesna architektura i wspomniana wydajność mają pozwolić wejść tym układom w nowe dziedziny zastosowań. Wszystkie nowe komponenty stworzono w zgodzie z najnowszą architekturą MIPS – r6. P6600 wykorzystuje 16-stopniową implementację potokową OoO („Out of Order”). Pozwoliło to na osiągnięcie bardzo wysokich przepustowości obliczeniowych. W strukturze znajdziemy też wsparcie dla (przyjaznej kompilatorom) architektury MIPS SIMD 128-bitowej. Ma to dać lepszą wydajność przy równoległym przetwarzaniu operacji wektorowych, co ma być bardzo przydatne w aplikacjach multimedialnych. Są tu też wyrafinowane funkcje wspierające BTB poziomu 1 i 2 (dla podsystemu cache). Nie zabrakło tu też wsparcia dla pełnej sprzętowej wirtualizacji i technologii OmniShield (co zapewniać ma większe bezpieczeństwo i niezawodność w wielu różnych aplikacjach). Jednostki 32-bitowe również oparto na nowszej architekturze i 6-stopniowej implementacji przetwarzania potokowego. Pozwoli to na pracę w wyższych (o 30%) częstotliwościach, w porównaniu do CPU microAptiv MIPS. W ich strukturze zawarto także rdzenie DSP oraz funkcjonalność SIMD. Pozwoli to na efektywniejszą pracę w takich aplikacjach jak sterowanie silnikami, przetwarzanie mowy, itd. Wsparcie dla zestawu ISA (zestaw instrukcji) MIPS r6 pozwoli na lepszą kompresję kodu, ale także pozwoli na poprawienie integracji danych, dzięki dodatkowemu wsparciu dla ECC i ochronie parzystości. Zintegrowany specjalny kontroler pamięci (w MP6200) pozwala na obsługę 64-bitowych pamięci SRAM. Dodatkowe funkcje ochrony pamięci zwiększą bezpieczeństwo dla programu i danych. W MP6250 znajdziemy z kolei kontroler pamięci dla L1 cache i SPRAMs. MMU („Memory Management Unit”) wspierać ma pamięci wirtualne. Zapewni to pełne wsparcie dla systemów Linux i innych systemów wysokiego poziomu. Jest tu również wsparcie dla 40-bitowego adresowania XPA w jednostce AMBA AXI3 Bus Interface Unit.