ARM usprawnia CoreLink, dla nowej generacji heterogenicznych SoC

CoreLink od ARM zostało zaprojektowane z myślą o zwiększeniu wydajności i sprawności procesorów nowej generacji CoreLink CCI-550 ma pozwolić na jeszcze spójne i skuteczniejsze połączenie pomiędzy rdzeniami CPU w konfiguracji big.LITTLE, a rdzeniami GPU. Lepsza komunikacja z rdzeniami GPU pozwoli na zmniejszenie opóźnień (nawet o 20%), zwiększy przepustowość, jak również poprawi gospodarkę energetyczną. Korzyści pojawią się także w sferze oprogramowania, jak podaje producent. Tworzenie odpowiednich aplikacji, wykorzystujących możliwości przetwarzania heterogenicznego, będzie prostsze i tańsze. One same będą pracować efektywniej, dzięki tej nowej technologii. Poprawę wydajności będzie można zauważyć między innymi w aplikacjach wykorzystujących OpenCL 2.0. Wszystkie rdzenie będą mogły pracować na tych samych danych w obrębie pamięci współdzielonej, bez konieczności niepotrzebnego kopiowania danych pomiędzy pamięciami własnymi, lub pamięcią tymczasową (cache). Cała architektura nowych procesorów będzie oparta w pełni na idei HSA. Poprawie ulegnie gospodarka pamięcią, dzięki nowym kontrolerom DMC-500. Wspierać mają pamięci LPDDR4/3, pracujące z prędkością standardu LPDDR4-4267. Oferować ma to większą przepustowość i mniejsze opóźnienia, w komunikacji z jednostkami procesora, wyświetlaniem, itp. Oba te elementy tworzyć mają spójny twór, mający zwiększać efektywność pracy procesorów nowej generacji. Ich pojawienie szacuje się na 2016 rok. Odpowiednia budowa procesorów pozwoli na osiągnięcie przepustowość wewnętrznej na poziomie 50 GB/s. Otworzy to nowe możliwości, w tym efektywną obsługę rozdzielczości 4K. © ARM